<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	>
<channel>
	<title>Comments on: Lite tankar om TOP500-listan</title>
	<atom:link href="http://strombergson.com/kryptoblog/2008/06/27/lite-tankar-om-top500-listan/feed/" rel="self" type="application/rss+xml" />
	<link>http://strombergson.com/kryptoblog/2008/06/27/lite-tankar-om-top500-listan/</link>
	<description>Kryptografi och IT-säkerhet på svenska</description>
	<pubDate>Thu, 08 Jan 2009 14:01:48 +0000</pubDate>
	<generator>http://wordpress.org/?v=2.5.1</generator>
		<item>
		<title>By: Joachim Strömbergson</title>
		<link>http://strombergson.com/kryptoblog/2008/06/27/lite-tankar-om-top500-listan/#comment-34809</link>
		<dc:creator>Joachim Strömbergson</dc:creator>
		<pubDate>Mon, 30 Jun 2008 14:35:29 +0000</pubDate>
		<guid isPermaLink="false">http://strombergson.com/kryptoblog/?p=522#comment-34809</guid>
		<description>Aloha!

Tack för bra kommentater. Håller helt med om att det är på insidan av chippen mycket av det spännande vad gäller interconnect händer. CBE:s EBI-ringar modell token ring i 200+ GByte/s är extremt fräck teknik. Jag gillar även  hur de väsentligen bygger upp ringen genom att stämpla ut SPE:erna som innehåller detaljplacerade ledningar inkl drivare + latchar.

Över huvud taget verkar vi gå ganska snabbt mot switch fabrics och avancerade kommunikationstekniker internt på chip snarare än rena bussar. ARMs AXI är ett exempel. Det man kan fundera på är när vi börjar se snabba seriella protokoll motsvarande PCIe, Serial RapidIO, HT internt på chip, iaf mellan cores.

Ett annat ställe där det händer mycket är mellan chip på kort. Exempelvis Xilinx Aurora-teknik och Alteras motsvarighet som ger mycket hög bandbredd med låg latens och overhead. Ett annat exempel är Interlaken-protokollet:

http://en.wikipedia.org/wiki/Interlaken_(networking)

Det som borde inträffa, och här är väl du experten, att vi får NUMA-system med extremy hög bandbredd och låg latens mellan flera core on-chip, något sämre mellan chip och sedan mycket sämre bandbredd och hög latens mellan pizzaboxarna som kopplas samman via xGE.

Detta naturligtvis för lämplig shared mem abstraktion ovanpå message passing system på hela systemet. Eller får man UMA/NUMA på chip- och kortnivå, dvs där skippar man abstraktionslagret. Men när man sedan måste prata med andra enheter blir det message passing.

... Erkänner att jag alltid varit soft för COMA som idé... ;-)</description>
		<content:encoded><![CDATA[<p>Aloha!</p>
<p>Tack för bra kommentater. Håller helt med om att det är på insidan av chippen mycket av det spännande vad gäller interconnect händer. CBE:s EBI-ringar modell token ring i 200+ GByte/s är extremt fräck teknik. Jag gillar även  hur de väsentligen bygger upp ringen genom att stämpla ut SPE:erna som innehåller detaljplacerade ledningar inkl drivare + latchar.</p>
<p>Över huvud taget verkar vi gå ganska snabbt mot switch fabrics och avancerade kommunikationstekniker internt på chip snarare än rena bussar. ARMs AXI är ett exempel. Det man kan fundera på är när vi börjar se snabba seriella protokoll motsvarande PCIe, Serial RapidIO, HT internt på chip, iaf mellan cores.</p>
<p>Ett annat ställe där det händer mycket är mellan chip på kort. Exempelvis Xilinx Aurora-teknik och Alteras motsvarighet som ger mycket hög bandbredd med låg latens och overhead. Ett annat exempel är Interlaken-protokollet:</p>
<p><a href="http://en.wikipedia.org/wiki/Interlaken_" rel="nofollow">http://en.wikipedia.org/wiki/Interlaken_</a>(networking)</p>
<p>Det som borde inträffa, och här är väl du experten, att vi får NUMA-system med extremy hög bandbredd och låg latens mellan flera core on-chip, något sämre mellan chip och sedan mycket sämre bandbredd och hög latens mellan pizzaboxarna som kopplas samman via xGE.</p>
<p>Detta naturligtvis för lämplig shared mem abstraktion ovanpå message passing system på hela systemet. Eller får man UMA/NUMA på chip- och kortnivå, dvs där skippar man abstraktionslagret. Men när man sedan måste prata med andra enheter blir det message passing.</p>
<p>&#8230; Erkänner att jag alltid varit soft för COMA som idé&#8230; <img src='http://strombergson.com/kryptoblog/wp-includes/images/smilies/icon_wink.gif' alt=';-)' class='wp-smiley' /></p>
]]></content:encoded>
	</item>
	<item>
		<title>By: jakobe</title>
		<link>http://strombergson.com/kryptoblog/2008/06/27/lite-tankar-om-top500-listan/#comment-34789</link>
		<dc:creator>jakobe</dc:creator>
		<pubDate>Mon, 30 Jun 2008 06:32:40 +0000</pubDate>
		<guid isPermaLink="false">http://strombergson.com/kryptoblog/?p=522#comment-34789</guid>
		<description>Jo, dominansen av x86 är riktigt trist. Trist arkitektur och trista maskiner. Det enda ljuset är väl just IBM. Som visar att man kan bygga på kommersiella standardbyggstenar som inte är x86, i vart fall inte överallt.

Roadrunner bygger på en kul mix av Opteroner för grundarbetet och sedan "Cell" för det tunga beräkningsarbetet. Och Cell delar Power-processor med Xbox360. I grunden för BlueGene ligger en PowerPC 440-kärna, samma som sitter som styrprocessor i en massa små routrar och annan nätverksutrustning, oftast såld av AMCC. Man har iofs skruvat lite på den, satt dit en flyttalsenhet till... men jag tror jag fattat det som att man nu ska sälja även denna kärna för den som vill bygga en egen ASIC. 

Så det är vanliga bitar ihopsatta på i vissa fall speciella chip.

Att exotiska interconnects nästan inte finns med kan också bero på att mycket av det hamnat inom moderna SoC: inne i Cell sitter det en hel del kul saker, men det syns ju inte på systemsidan som top500 listar. Kanske är det så att moderna datorer samlar så mycket kraft inom ett chip eller inom en låda att det blir enklare att sedan koppla ihop dessa med förhållandevis långsamma interconnects? Varje arbetsenhet kan göras rejält stor. Medan för en tjugo år sedan var man tvungen att se till att alla processorer kunde vara med och jobba på delar av samma problem; vilket gör att behovet av avancerade interconnects är något mindre idag.

Hm. Intressant i vilket fall. Om vi ska undvika en trist x86-grå framtid är det bara att säga "Go Power Go", eftersom Power verkar vara den viktigaste konkurrenten just nu tillsammans med ARM.</description>
		<content:encoded><![CDATA[<p>Jo, dominansen av x86 är riktigt trist. Trist arkitektur och trista maskiner. Det enda ljuset är väl just IBM. Som visar att man kan bygga på kommersiella standardbyggstenar som inte är x86, i vart fall inte överallt.</p>
<p>Roadrunner bygger på en kul mix av Opteroner för grundarbetet och sedan &#8220;Cell&#8221; för det tunga beräkningsarbetet. Och Cell delar Power-processor med Xbox360. I grunden för BlueGene ligger en PowerPC 440-kärna, samma som sitter som styrprocessor i en massa små routrar och annan nätverksutrustning, oftast såld av AMCC. Man har iofs skruvat lite på den, satt dit en flyttalsenhet till&#8230; men jag tror jag fattat det som att man nu ska sälja även denna kärna för den som vill bygga en egen ASIC. </p>
<p>Så det är vanliga bitar ihopsatta på i vissa fall speciella chip.</p>
<p>Att exotiska interconnects nästan inte finns med kan också bero på att mycket av det hamnat inom moderna SoC: inne i Cell sitter det en hel del kul saker, men det syns ju inte på systemsidan som top500 listar. Kanske är det så att moderna datorer samlar så mycket kraft inom ett chip eller inom en låda att det blir enklare att sedan koppla ihop dessa med förhållandevis långsamma interconnects? Varje arbetsenhet kan göras rejält stor. Medan för en tjugo år sedan var man tvungen att se till att alla processorer kunde vara med och jobba på delar av samma problem; vilket gör att behovet av avancerade interconnects är något mindre idag.</p>
<p>Hm. Intressant i vilket fall. Om vi ska undvika en trist x86-grå framtid är det bara att säga &#8220;Go Power Go&#8221;, eftersom Power verkar vara den viktigaste konkurrenten just nu tillsammans med ARM.</p>
]]></content:encoded>
	</item>
</channel>
</rss>
